全面升級 PCIe 3.0，搭配更靈活的 Flexible I/O
Skylake PCH-H 與前幾代產品差異最明顯處為提昇 PCIe 頻寬與通道數量，從原先最多 8 條 PCIe 2.0 三級跳為 20 條 PCIe 3.0。頻寬提昇約為一倍，PCIe 通道數量則翻了 2 倍有餘，支援目前崛起的 PCIe Nand Flash Storage，同時也解決在 Z97 平台中，為了提供額外 PCIe 通道而大量採用 PCIe Switch 晶片的問題，降低頻寬受限狀況。
Flexible I/O 全面備戰
Flexible I/O 自 Z87 晶片組正式推出，當時並沒有針對這個功能進行詳細報導，主因在於當時各家廠商的競爭目標並沒有放於 M.2 上，僅有華碩一家在初期於 Maxmius VI Impact 上導入 NGFF（也就是 M.2 前身），不過當時僅提供 PCIe 2.0 x1 頻寬，甚至還爆出速限問題。主因為當時 M.2 仍在開發階段，加上背景環境沒有如此氾濫的 PCIe SSD 於市場中流通，間接導致第一款 Plextor M6e 問世後，該主機板安裝後反而受到 PCIe 2.0 x1（500MB/s）限制從而表現比一般 SATA 6Gb/s （600MB/s）還要差。
隨著時間輪替，目前儲存裝置並不再以 SATA 6Gb/s 為唯一主流，採用 PCIe 通道的儲存媒體也陸續問世，諸如 Samsung、Intel、Marvell 與 SandForce，都已經開始展示旗下新款 PCIe 儲存媒體，甚至已上市良久。通訊協定方面則逐漸從原先 AHCI 更改為 NVMe 這款在企業中採用已有一段時間的協定，效能跳升的幅度讓其成為了市場新寵兒。
因應這個態勢，Intel 在今年推出的晶片組做了些改變，原先 4 埠選 2 埠的 Flexible I/O 功能進化為不限制數量，只要該通道具備 Flexible I/O 功能即可自由選擇對應的功能埠。簡而言之，這項改變提供主機板廠不需要重蹈之前 Z97 使用 Switch 在 SATA Express、M.2 與 PCIe 插槽間的切換造成的混亂。藉由提供足夠多的可用通道，簡化高階主機板設計困難。
低階晶片不再吃香
雖然 Flexible I/O 非常好用，但在 Skylake PCH-H 中為了做出規格差異化，並沒有下放全系列享有此功能。H110 即是個極端例子，不但 DMI 通道沒有升級為 3.0 版，Flexible I/O 功能在這次也是無緣搭載。
對 Haswell 平台中常用裝機晶片 B85 同等級的 B150 而言呢？Intel 這次特地加入了 Flexible I/O 功能，不過卻只有半套。何以半套言？Intel 雖然賦予 B150 具備 Flexible I/O 的功能，但從 HSIO Lane Assignements 中可以發現 Lane #15#16、#19#20 這 4 條 Lane 中的 SATA 功能為重疊的關係，加上 Lane #19#20 只能提供 SATA 訊號。若板廠想要在 B150 中提供 M.2 x4 支援 SATA，勢必得額外增加 Switch 或者放棄 PCIe 通道數量。
為了 PCIe 3.0，拆分獨立 Clock Generator
針對 PCIe 通道從 2.0 提升為 3.0 後極端不穩定的狀況，Intel 為此也提供了解決方案，在前面所提及 BCLK 不再綁定，並不是 Intel 為了重回以前 Core 2 時代的超外頻光景。主要是因應 PCIe GEN3 對時脈穩定度要求相對嚴格，不得已之下所做的取捨，透過完全分離的 Clock Generator，產生專用於 PCIe 3.0 通道的時脈，如此一來才得以將 PCH 對處理器的 DMI 通道與 PCH 轄下的 PCIe 通道全數提升為 GEN3 規格。
除了上述兩項 GEN3 規格的 PCIe 通道之外，額外受惠的還有處理器內的 PCIe 3.0 通道，該通道在本次也完全與 BCLK 完全隔離，改為固定 100MHz。因此不論處理器外頻為多少，均不再需要刻意除頻，也就不必再如往常一樣想要超高頻得降速為 PCIe 2.0 以求穩定。
The Author
